Actel推出IP開發平臺 (IDP)—CoreConsole，可協助迅速地將基于FPGA的設計所用之組件組裝起來，包括系統微處理器、可配置的微處理器子系統及互連總線，有助簡化以FPGA為基礎的系統級應用之建構。
采用Actel的CoreMP7 進行系統級設計時，需要在微處理器內核周圍引進一個支持子系統，包括中斷控制器、內存控制器、定時器、串行接口、I/O端口和通電重設 (Power-on Reset，POR) 電路等。而利用CoreConsole可透過自動實現部件的組裝，讓用戶在圖形接口上完成子系統的功能裝配，將開發時間從數日縮短到數分鐘。
在設計初期，CoreConsole是個總線中樞工具，能自動將IP內核連接到互連總線。該工具配有IP區塊銜接管理器 (block stitcher)，能將IP區塊 (包括用戶IP) 輕松地銜接成為可進行合成和模擬的RTL，并可在Actel的Libero 整合設計環境 (IDE) 中使用。當IP與總線銜接后，CoreConsole便會產生一個系統互連測試臺，可用來對FPGA構件中的設計連接進行驗證和除錯。此外，該工具還包含一個IP庫，可提供存取至Actel 的CoreMP7、子系統組件及其它由Actel DirectCore系列授權的IP，以及CompanionCore伙伴的第三方IP。
由于采用SPIRIT (Structure for Packaging, Integrating and Re-using IP within Tool-flows) 計劃定義的方法，包含基于XML編碼的基本結構，可讓設計人員使用其SPIRIT標準兼容的內核，并保證不同廠商之間的IP能輕松轉移。CoreConsole IDP 工具一年授權協議的價格為395美元，現已供貨。
（來源：Actel）
閱 讀 排 行
